MOTOROLA 68EC030
El 68EC030 es una versión de bajo coste del 68030, diferenciándose por la ausencia de una MMU integrada. Fue usada como CPU en un modelo de Amiga 4000 y en algunas tarjetas aceleradoras para los Amiga. También es usada en la serie 2500 de routers de Cisco Systems, un sistema de gama media de interconexión de redes.
MOTOROLA 68040
El
Motorola 68040 es un microprocesador de Motorola, lanzado en 1990. Fue el sucesor del 68030 y a su vez fue sucedido por el
68060 (el 68050 fue un proyecto abandonado y nunca presentado, el cual era una mejora del 68040, presentando una reducción en tamaño y en caché). Manteniendo las denominaciones de Motorola, el 68040 es llamado a veces sólo
040.
En los ordenadores Macintosh el 68040 fue usado principalmente en los Quadra de gama alta. El 68040 más rápido tiene el reloj a 40 MHz y fue utilizado únicamente en el Quadra 840AV.
Los modelos más caros en la gama media-alta Centris, la cual duró poco, también usó el 68040, mientras que los Centris más económicos y los Performa usaban el 68LC040. El 68040 también fue empleado en otros ordenadores personales como el Commodore Amiga 4000, al igual que en algunas estaciones de trabajo y en las últimas versiones de los ordenadores NeXT.
El 68040 es el primer miembro de la familia 68000 con una FPU incluida en el chip. Esto resulta en la integración en el mismo chip de funcionalidades anteriormente externas al chip, como la propia FPU y la MMU, la cual fue añadida en el 030. También separa la caché en dos bloques de 4 kilobytes, uno de instrucciones y el otro de datos. Así mismo consta de segmentación de instrucciones de seis etapas.
Desafortunadamente el 040 llegó al límite de coste de los transistores muy pronto en su diseño. Aunque la MMU no usa muchos transistores (de hecho, ubicarla en la misma pastilla que la CPU ahorra transistores) la FPU sí lo hace. La FPU externa 68882 es conocida por sus altas prestaciones y Motorola no quiso arriesgarse a que los integradores usaran la versión "LC" con un 68882 en lugar de la versión "RC", más provechosa económicamente. La FPU del 68040 vio eliminada su capacidad para realizar funciones trascendentes del IEEE, las cuales son soportadas tanto por el 68881 como por el 68882, siendo usadas en programas populares de generación de fractales y poco más. El paquete de soporte de coma flotante (FPSP) de Motorola emulaba esas instrucciones por software mediante interrupciones. Al ser un manejador de excepciones, la sobreutilización de las funciones trascendentes causa una gran penalización en las prestaciones.
El calor ha sido siempre un problema del 68040. Aunque sus prestaciones doblaban las del 68030 a igualdad de reloj, la complejidad del chip y los requerimientos de potencia eran debidos al tamaño del mismo y a las grandes cachés. Esto afectó el escalado del procesador, evitando que llegara a pasar de los 40 MHz. Una versión de 50 MHz fue planificada, pero se desechó. Los overclockers originales mostraron resultados exitosos usando disipadores con ventilador, algo no muy común en aquel momento. El 68040 estaba igualado en características con el Intel 80486 pero lo sobrepasaba ampliamente a misma frecuencia. Aún así, el 80486 podía ser acelerado significativamente más sin sufrir sobrecalentamiento.
68040 es una mejora implementada al 68030. Tiene caches de instrucciones y datos más grandes. Además tiene una unidad de punto flotante cobre el chip.
CARACTERISTICAS
Una unidad de enteros (Integer Unit) 68030 optimizada. Mientras retiene el código-objeto (object-code) compatible con los procesadores previos de la familia 68000, la IU ha sido optimizada para ejecutar instrucciones en menos ciclos (es decir, funciona más rápido). La ventaja alcanzada es tres veces la de un 68030.
Una unidad de punto flotante (Floating-Point Unit) completa. El 68020 y el 68030 requieren chips coprocesadores FPU externos para manipular matemática de punto flotante. El 69040, sin embargo, tiene una FPU construida en su interior, dando el poder de calcular números confiables. Como la IU, esta FPU interna ha sido optimizada para ejecutar instrucciones frecuentemente usadas usando menos ciclos de reloj.
Caches más grandes. Los accesos del procesador al bus del sistema son minimizados almacenando los datos o instrucciones recientemente usados en el chip, en caches de 4K-byte. Ambos caches operan independientemente pero pueden ser accesados al mismo tiempo. Un "Bus snoop logic" es usado para mantener coherencia (es decir, asegura que los contenidos del cache igualen a esas partes de memoria corespondientes al cache). El diseño del bus snooper es sintonizado para soportar sistemas multiprocesadores donde uno o más buses maestros o 68040 podrían compartir la misma sección de memoria.
Unidades de memoria separadas para instrucciones y datos. Cada unidad de memoria consiste de una unidad administradora de memoria (Memory Management Unit), un controlador de cache, y un "bus snoop logic". Las MMUs usan un subconjunto del conjunto de instrucciones de las MMUs del 68030. Ambas unidades de memoria funcionan independientemente de la otra para mejorar el "troughput" del procesador.
El 68040 se montó con una velocidad de reloj inicial de 25 MHz, siendo superadas luego. El 68040 tiene una malla de 179 pines. Con la eliminación de líneas de la función coprocesadora (ahora que la MMU y la FPU están consolidadas dentro del procesador) y la suma de líneas de control "snoop", el 68040 no es compatible en pines con el 68030.
Debido a al compatibilidad de software del 68040 con sus antecesores, puede intervenir dentro de la base de software existente de las aplicaciones 680x0. El 68040 ejecuta una instrucción por ciclo en promedio lo mismo que un procesador RISC.
La FPU agrega 11 registros al conjunto de registros del 68040: 8 de ellos son registros de punto flotante, y 3 son registros de estado, control y dirección de instrucciones. La FPU tiene una unidad de ejecución de tres etapas que, como la IU, operan en forma simultánea. La carga y almacenamiento de instrucciones pueden ser mejoradas durante otras operaciones aritméticas, y una unidad de multiplicación de 64 a 8 bits acelera muchos cálculos. Sin embargo, la FPU sólo implementa un subconjunto de las instrucciones del 68882 sobre el chip. Las funciones trascendentales (trigonométricas y exponencial) son emuladas en software vía "software trap". Pero Motorola afirmó que aun esas instrucciones deberían ejecutarse 25 a 100 % más rápido sobre un 68040 de 25 MHz que sobre la FPU 68882 de 33 MHz.
